[Post #19/38] 차동 증폭기(Differential Amplifier) 기초와 BJT 차동쌍

CONTENT_START [HERO_HERE: 차동 증폭기의 대칭적 구조와 차동 신호 처리 개념도]

📘 마이크로전자회로 연재 Post #19/38 — 10.1-10.2 (이론)

차동 증폭기(Differential Amplifier)는 현대 아날로그 집적회로의 심장과도 같습니다. 연산 증폭기(Op-Amp)의 첫 단부터 고속 통신용 수신기(Receiver)까지, 정밀한 아날로그 신호를 다루는 모든 회로에서 잡음을 제거하고 순수 신호만을 증폭하기 위해 사용됩니다.

1. 개요 및 배경 ─ 왜 이 주제가 중요한가?

여러 사람이 붐비는 시끄러운 파티장에서 친구의 목소리만 골라 듣는 상황을 상상해 보세요. 이때 두 귀는 각각 다른 위치에 있어 소리가 도달하는 시간과 위상 차이를 감지합니다. 뇌는 이 두 신호를 비교하여 배경 잡음(공통 소음)은 상쇄하고, 원하는 대화(차동 신호)만 강조합니다.

그림 1. BJT 차동쌍 회로 (Q1, Q2, 꼬리 전류원 I_EE, R_C)

전자회로에서도 마찬가지입니다. 외부에서 침입한 노이즈(EMI, 전원 변동 등)는 회로 양쪽 입력단에 똑같이 더해지는 경우가 많습니다. 이를 공통 모드(Common-Mode) 신호라고 합니다. 차동 증폭기는 이 공통 모드 신호는 거부(Reject)하고, 서로 반대되는 위상을 가진 차동(Differential) 신호만 뽑아내어 증폭합니다. 이를 CMRR(Common-Mode Rejection Ratio)이라 하며, 회로의 신뢰도를 결정짓는 핵심 지표가 됩니다.

[DIAGRAM_1_HERE: 두 개의 BJT와 꼬리 전류원(I_EE)으로 구성된 기본 차동 증폭기 구조]

2. 핵심 동작 원리

BJT 차동 증폭기는 대칭적인 두 개의 BJT와 이들의 이미터(Emitter)를 하나로 묶어주는 꼬리 전류원(Tail Current Source, I_EE)으로 구성됩니다. 이 꼬리 전류원은 회로 전체의 총 흐름을 일정하게 유지하는 '저수지' 역할을 합니다.

입력 전압 v_i1과 v_i2가 같으면(공통 모드), 총 전류 I_EE는 두 트랜지스터에 똑같이 I_EE/2씩 나누어 흐릅니다. 이때 출력단에서 본 차이는 0이 되므로 노이즈는 효과적으로 상쇄됩니다. 반대로 한쪽 입력이 높아지면 I_EE의 대부분이 그 트랜지스터로 쏠리게 되며, 이 변화가 출력단에 전압 차이로 나타납니다.

여기서 I_C1,2는 각 BJT의 컬렉터 전류, v_id = v_i1 - v_i2는 차동 입력 전압, g_m은 트랜스컨덕턴스입니다. 이 식은 입력 차이(v_id)가 출력 전류의 변화로 선형적으로 변환됨을 보여줍니다.

💡 비유로 이해하기: 꼬리 전류원은 시소의 중심점과 같습니다. 한쪽이 올라가면 다른 쪽은 반드시 내려가야 하는 '시소의 원리'를 통해, 공통된 움직임(노이즈)은 무시하고 상대적 차이만 증폭하는 것입니다.

3. 핵심 설계 방정식

차동 증폭기의 성능을 결정짓는 핵심 수식입니다.

그림 2. 차동 입력 vs 출력 전류 전달 곡선 (tanh 형태)

차동 모드 이득(A_dm)은 트랜스컨덕턴스(g_m)와 컬렉터 부하 저항(R_C)의 곱으로 결정되며, 일반적인 CE 증폭기보다 g_m이 절반으로 줄어든 효과를 보이지만 대칭성에 의한 노이즈 제거 이득이 훨씬 큽니다.

g_m은 동작점 전류(I_EE/2)에 비례하며, V_T는 열전압(약 26 mV)입니다.

입력 동상 범위(Input Common-Mode Range)는 트랜지스터가 차단되지도, 포화되지도 않는 입력 전압의 허용 범위를 의미합니다.

4. 구체적 수치 예제 ─ 직접 계산해 보기

I_EE = 1 mA, R_C = 5 kΩ, β = 100인 BJT 차동 증폭기를 가정합니다.

1. 각 트랜지스터에 흐르는 바이어스 전류는 I_C = 0.5 mA입니다.

2. 트랜스컨덕턴스 g_m = I_C / V_T = 0.5 mA / 26 mV ≈ 19.2 mA/V 입니다.

3. 차동 모드 이득 A_dm = -g_m R_C = -19.2 mS × 5 kΩ = -96 V/V 입니다.

4. 입력이 10 mV 차이 날 때 출력은 약 0.96 V의 차이를 보입니다. 이는 차동 증폭기가 미세한 차이를 매우 잘 증폭함을 의미합니다.

5. 설계 고려사항 & 트레이드오프

• 테일 전류원 임피던스: 꼬리 전류원의 내부 저항이 클수록 공통 모드 이득이 0에 가까워져 CMRR이 좋아집니다. 실무에선 단순 저항 대신 전류 미러(Current Mirror)를 사용합니다.
• 동적 범위: R_C가 클수록 이득은 커지지만, 출력 전압이 공급 전압에 빨리 부딪혀 동적 범위(Dynamic Range)가 줄어듭니다.
• 매칭(Matching): 두 트랜지스터의 특성(β, V_BE)이 완벽히 일치해야 노이즈 제거 효과가 극대화됩니다. 집적회로 설계 시 레이아웃 배치가 매우 중요합니다.

6. 실무·연구에서 어떻게 쓰이나

차동 증폭기는 연산 증폭기(Op-Amp)의 필수 입력단입니다. 예를 들어, Texas Instruments의 고전적인 LM741이나 현대의 고속 연산 증폭기들은 모두 차동쌍을 입력단으로 사용합니다. 또한, USB나 이더넷 같은 고속 차동 신호 전송 방식(Differential Signaling)의 수신기 인터페이스에서도 동일한 원리가 적용되어 데이터 오류를 획기적으로 줄입니다.

7. 자주 겪는 함정 & 디버깅 팁

• ⚠️ 함정 1: 불완전한 대칭성. 설계대로 계산했는데 시뮬레이션 결과가 이상하다면 트랜지스터의 파라미터 미스매치를 확인하세요. 실제 칩에서는 공정 편차로 인해 완벽한 대칭이 어렵습니다.
• ⚠️ 함정 2: 꼬리 전류원의 포화. 꼬리 전류원의 전압 마진이 부족하면 전류가 고정되지 않아 CMRR이 급격히 나빠집니다. V_EE와 I_EE 생성 회로의 전압 헤드룸을 항상 확보하세요.

8. 시험·면접 빈출 포인트

• 💡 "왜 차동 증폭기인가?" → 노이즈 제거(CMRR)와 기준 전압 대비 이득 확보가 용이하기 때문.
• 💡 "I_EE가 증가하면 g_m과 이득은 어떻게 변하는가?" → g_m이 증가하므로 이득도 증가함.
• 💡 "차동 입력과 공통 입력의 정의는?" → v_id = v₁ - v₂, v_ic = (v₁ + v₂)/2.

9. 한눈 요약

• 차동 증폭기는 노이즈(공통 모드)를 상쇄하고 신호의 차이(차동 모드)만을 선택적으로 증폭합니다.
• 핵심 구성은 두 개의 대칭 BJT와 하단의 꼬리 전류원(I_EE)입니다.
• 차동 모드 이득 A_dm은 g_m R_C로 결정됩니다.
• 꼬리 전류원의 임피던스가 높을수록 CMRR 성능이 우수해집니다.
• 대칭성을 유지하는 레이아웃 기술이 성능의 핵심입니다.

본 포스트는 학습 목적이며, 실제 설계 시 데이터시트 확인과 SPICE 시뮬레이션 검증이 필요합니다.