[Post #36/38] [심화] IC 레벨 CMOS 증폭기 바이어스 설계

CONTENT_START

📘 마이크로전자회로 연재 Post #36/38 — 17.1-17.2 (심화)

IC 레벨에서의 증폭기 설계는 단순히 트랜지스터를 연결하는 것을 넘어, 공정 변동(PVT: Process, Voltage, Temperature)에 강인한 '바이어스(Bias, 직류 동작점 설정)'를 만드는 예술입니다. 특히 고성능 아날로그 회로에서 g_m(트랜스컨덕턴스)을 일정하게 유지하는 능력은 시스템의 이득과 대역폭을 결정짓는 핵심 설계 역량입니다.

1. 개요 및 배경 ─ 왜 이 주제가 중요한가?

여러분이 사용하는 스마트폰 AP나 센서 회로 내부의 증폭기는 외부 온도가 80°C까지 치솟아도 일정한 이득을 내야 합니다. 하지만 트랜지스터의 파라미터는 온도에 따라 춤을 추죠. 마치 고무줄을 잡고 있는 손의 위치가 온도에 따라 변하는 것과 같습니다. 이를 해결하기 위해 우리는 기준이 되는 전류(Reference Current)를 만들고, 이를 회로 곳곳에 배달하는 '정밀 배전망'을 설계해야 합니다.

개별 소자 회로에서는 저항과 가변 저항(Potentiometer)을 써서 쉽게 바이어스를 잡았지만, IC 공정에서는 정밀한 저항을 만드는 것이 엄청난 면적(실리콘 단가)을 잡아먹습니다. 그래서 우리는 트랜지스터만으로 저항의 역할을 대신하는 복잡한 피드백 루프를 설계하게 됩니다.

그림 1. β-멀티플라이어(constant-g_m) 바이어스 회로 + 시작 회로

2. 핵심 동작 원리

가장 기본이 되는 것은 '전류 거울(Current Mirror)'입니다. 이는 거울을 보고 서 있는 사람이 동작을 따라 하듯, 마스터 트랜지스터에 흐르는 전류를 복제하여 여러 슬레이브 트랜지스터로 뿌려주는 구조입니다. 여기서 한 걸음 더 나아가, 저항과 트랜지스터를 조합해 전원 전압(V_DD)이 변해도 전류가 일정하게 흐르도록 만드는 것이 핵심입니다.

여기서 μ_n은 전자 이동도, C_ox는 단위 면적당 게이트 산화막 커패시턴스, W/L은 트랜지스터의 기하학적 비(Aspect Ratio), V_TH는 문턱 전압입니다. 위 식은 트랜지스터가 포화 영역에서 어떻게 전류를 결정하는지 보여줍니다.

💡 비유로 이해하기: 전류 거울은 일종의 '복사기'입니다. 기준 회로가 원본을 만들면, 나머지 트랜지스터들은 그 원본의 강도를 비례적으로 복사하여 각 증폭기 단에 필요한 에너지(전류)를 공급합니다.

3. 핵심 설계 방정식

g_m의 변동을 막기 위해 β-멀티플라이어(Constant-g_m) 회로를 사용합니다. 이 회로는 공정 파라미터 변화를 스스로 상쇄합니다.

여기서 K는 두 트랜지스터의 크기 비((W/L)₂ / (W/L)₁)이며, R_S는 소스 축퇴 저항(Source Degeneration Resistor)입니다. I_REF가 저항 R_S에만 의존하게 되어 전원 전압 변화로부터 독립적이 됩니다.

💡 직관적 의미: g_m은 결국 2/R_S가 됩니다. 즉, 전원 전압이나 공정 이동도와 관계없이 외부 저항 R_S만 고정되면 증폭기의 특성이 고정된다는 경이로운 설계 방식입니다.

4. 구체적 수치 예제 ─ 직접 계산해 보기

65 nm CMOS 공정에서 V_DD = 1.2 V, R_S = 1 kΩ, K = 4인 경우를 가정해 봅시다. 1. 먼저 (W/L)₁ = 10/0.18 μm라고 설정합니다. 2. 위 식에 대입하면 I_REF ≈ 100 μA가 도출됩니다. 3. 결과적으로 소스 노드에 약 0.1 V의 전압 강하가 발생하며, 이 회로는 매우 안정적인 전류를 생성합니다. 4. 만약 전압이 1.2 V에서 1.3 V로 변해도, 피드백 루프에 의해 전류 변화는 1% 미만으로 억제됩니다.

그림 2. 전압 기준(Bandgap) 블록 다이어그램

5. 설계 고려사항 & 트레이드오프

• 면적 vs 정확도: 고정밀 저항 R_S를 크게 만들수록 정밀도는 좋아지지만 실리콘 면적이 증가합니다.
• 시작 회로(Start-up Circuit): β-멀티플라이어 회로는 전류가 0인 상태도 안정적인 해(Zero-state)로 가집니다. 따라서 전원이 켜질 때 전류가 흐르도록 툭 쳐주는 '시작 회로'가 필수적입니다.
• 잡음(Noise): 바이어스 회로에서 발생하는 잡음이 전류를 타고 증폭기까지 전달되므로 필터링이 필요합니다.
• 전력 소모: I_REF를 너무 작게 잡으면 동작 속도가 느려지고(slew rate 저하), 너무 크게 잡으면 전력 소모가 큽니다.

6. 실무·연구에서 어떻게 쓰이나

• Bandgap Reference(BGR): 온도에 불변한 전압원을 만들기 위해 β-멀티플라이어 구조를 베이스로 합니다. 이는 모든 SoC(System on Chip)의 심장부입니다.
• 고속 데이터 변환기(ADC/DAC): 정밀한 기준 전류는 신호의 왜곡을 막는 최후의 보루입니다.

7. 자주 겪는 함정 & 디버깅 팁

• ⚠️ 함정 1: 시작 회로를 빠뜨려 전원을 켜도 0 mA만 흐르는 상태. 해결법: 시뮬레이션 시 'Initial Condition'을 설정하거나 별도의 Start-up 회로를 추가합니다.
• ⚠️ 함정 2: 저항의 온도 계수를 간과함. 해결법: 저항과 트랜지스터의 온도 계수가 상쇄되는 재질을 선정합니다.

8. 시험·면접 빈출 포인트

• 💡 "왜 Constant-g_m 바이어스가 중요한가?" → "공정/온도 변화에 대해 증폭기의 이득과 대역폭을 일정하게 유지하기 위해서."
• 💡 "시작 회로(Start-up circuit)는 언제 꺼지는가?" → "정상 동작 전류가 흐르기 시작하면 스스로 차단되어 본 회로에 영향을 주지 않아야 함."

9. 한눈 요약

• IC 바이어스는 저항 면적과 PVT 변동성을 고려해야 한다.
• 전류 거울은 전류 복사를 위한 필수 소자이다.
• β-멀티플라이어는 저항만으로 정밀한 전류/g_m을 생성한다.
• 전원이 켜질 때 안정적인 상태로 진입하기 위한 시작 회로가 반드시 필요하다.
• 설계 시 전력, 면적, 잡음 간의 철저한 트레이드오프 분석이 수반되어야 한다.

본 포스트는 학습 목적이며, 실제 설계 시 데이터시트 확인과 SPICE 시뮬레이션 검증이 필요합니다.